Латентность (характеристика оперативной памяти)

Материал из Википедии — свободной энциклопедии
Перейти к: навигация, поиск

Латентность (англ. CAS Latency, CL; жарг. тайминг) — временна́я задержка сигнала. В просторечии эти временны́е задержки называют — тайминги и для краткости записывают в виде трех чисел, по порядку: CAS Latency, RAS to CAS Delay и RAS Precharge Time. Они могут принимать значения от 2 до 13. От них в значительной степени зависит пропускная способность участка «процессор-память» и, как следствие, быстродействие системы.

Мера таймингов — такт. Таким образом, каждая цифра в формуле 2-2-2 означает задержку сигнала для обработки, измеряемая в тактах системной шины. Если указывается только одна цифра (например, CL2), то подразумевается только первый параметр, то есть CAS Latency.

Иногда формула таймингов для памяти может состоять из четырёх цифр, например 2-2-2-6. Последний параметр называется «DRAM Cycle Time Tras/Trc» и характеризует быстродействие всей микросхемы памяти. Он определяет отношение интервала, в течение которого строка открыта для переноса данных (tRAS — RAS Active time), к периоду, в течение которого завершается полный цикл открытия и обновления ряда (tRC — Row Cycle time), также называемого циклом банка (Bank Cycle Time).

Производители обычно снабжают свои чипы, на основе которых построена планка памяти, информацией о рекомендуемых значениях таймингов, для наиболее распространенных частот системной шины. Просмотреть эту информацию можно, например, программой CPU-Z.

С точки зрения пользователя, информация о таймингах позволяет примерно оценить производительность оперативной памяти, до её покупки. Таймингам памяти поколения DDR придавалось большое значение, поскольку кеш процессора был относительно мал и программы часто обращались к памяти. Таймингам памяти поколения DDR3 уделяется гораздо меньше внимания, поскольку современные процессоры (например AMD Bulldozer, Trinity и Intel Core i5, i7) имеют сравнительно большие L2-кэши и снабжены огромным L3-кэшем, что позволяет этим процессорам гораздо реже обращаться к памяти, а в некоторых случаях программа целиком помещается в кеш процессора.

Имя параметра Обозначение Определение
CAS-латентность CL Задержка между отправкой в память адреса столбца и началом передачи данных. Время, требуемое на чтение первого бита из памяти, когда нужная строка уже открыта.
Row Address to Column Address Delay TRCD Число тактов между открытием строки и доступом к столбцам в ней. Время, требуемое на чтение первого бита из памяти без активной строки — TRCD + CL.
Row Precharge Time TRP Число тактов между командой на предварительный заряд банка (закрытие строки) и открытием следующей строки. Время, требуемое на чтение первого бита из памяти, когда активна другая строка — TRP + TRCD + CL.
Row Active Time TRAS Число тактов между командой на открытие банка и командой на предварительный заряд. Время на обновление строки. Накладывается на TRCD. Обычно примерно равно сумме трёх предыдущих чисел.
Примечания:
  • RAS : Row Address Strobe
  • CAS : Column Address Strobe
  • TWR : Write Recovery Time, время, между последней командой на запись и предзарядом. Обычно TRAS = TRCD + TWR.
  • TRC : Row Cycle Time. TRC = TRAS + TRP.

Ссылки[править | править вики-текст]