Уровень регистровых передач

Материал из Википедии — свободной энциклопедии
Перейти к: навигация, поиск

Уровень регистровых передач (англ. Register transfer level, RTL) — в разработке интегральных микросхем — описание работы синхронной цифровой схемы. На данном уровне поведение схемы определяется в терминах потоков сигналов (или пересылок данных) между аппаратными регистрами и логических операций над данными сигналами.[1]

Абстракция уровня регистровых передач используется в языках описания аппаратуры (HDL), например в Verilog HDL и VHDL для создания высокоуровневых описаний схем, из которых могут быть получены низкоуровневые описания и, в конце концов, прошивка для ПЛИС или маски для изготовления СБИС.

Описание RTL[править | править вики-текст]

Пример простой схемы переключателя. Здесь комбинационная логика основана на инверторе, а регистр хранит состояние.

Синхронные схемы состоят из двух типов элементов: регистров и комбинационной логики. Регистры (обычно реализованные с помощью D-триггеров) синхронизируют работу схем по фронтам синхросигнала и являются единственными элементами схемы со свойствами памяти. Комбинационная логика выполняет все логические функции в схеме и обычно состоит из логических вентилей.

К примеру, на рисунке изображена очень простая синхронная схема. Выход регистра подключен ко входу через инвертор. Это позволяет создать цепь, которая изменяет своё состояние при появлении положительного фронта сигнала. В данной схеме комбинационная логика основана на инверторе.


См. также[править | править вики-текст]

Ссылки[править | править вики-текст]

  1. Frank Vahid Digital Design with RTL Design, Verilog and VHDL. — 2nd. — John Wiley and Sons, 2010. — P. 247. — ISBN 978-0-470-53108-2.