Intel MIC

Материал из Википедии — свободной энциклопедии
Перейти к: навигация, поиск

Intel MIC (англ. Intel Many Integrated Core Architecture) — архитектура многоядерной процессорной системы, разработанная Intel с использованием наработок архитектур Larrabee, Teraflops Research Chip, Intel Single-chip Cloud Computer.

Прототип процессоров архитектуры MIC (кодовое название Knights Ferry) был выпущен в 2010 году. Коммерческие процессоры с данной архитектурой (кодовое название Knights Corner) планируются к выпуску на 22 нм техпроцессе в конце 2012 или начале 2013 года.

В сентябре 2011 года центр Texas Advanced Computing Center (TACC) объявил о планах использовать карты с Knights Corner для создания суперкомпьютера Stampede с производительностью 8-10 Пфлопс.

В июне 2012 года, во время конференции International Supercomputing Conference 2012 (Гамбург), Intel объявила о ребрендинге процессоров под названием Xeon Phi.[1]

История[править | править вики-текст]

Предпосылки[править | править вики-текст]

Микроархитектура Larrabee (разрабатывалась с 2006 года[2]) ввела применение очень широких векторных АЛУ (512-разрядные SIMD) в микропроцессоры с архитектурой x86. Также в ней применялась кольцевая шина для обеспечения когерентности кешей и для связи с контроллером памяти. Каждое ядро Larrabee могло исполнять 4 потока. Также Larrabee имели некоторые блоки, специфичные для видеоускорителей (GPU), в частности, текстурный блок.[3] От планов производить GPU для рынка ПК, основанный на исследованиях проекта Larrabee, отказались в мае 2010.[4]

В другом исследовательском проекте Intel была реализована архитектура x86 на многоядерном процессоре — Single Chip Cloud Computer (прототипы представлены в 2009 году[5]), предназначенном для облачных вычислений. Одна микросхема имела 48 независимых ядер с индивидуальным управлением частотой и напряжением. Для связи ядер использовалась сеть с ячеистой структурой (mesh). В проекте не поддерживалась когерентность кешей.[6]

Teraflops Research Chip (прототип представлен в 2007 году[7]) — экспериментальный 80-ядерный микропроцессор. Каждое ядро содержало 2 АЛУ для обработки вещественных данных. Размер машинной команды — 96 бит (VLIW). Проект смог достичь 1,01 тераFLOPS на частоте 3,16 ГГц и при потреблении 62 Вт электроэнергии.[8][9]

Knights Ferry[править | править вики-текст]

Первое поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Ferry.[10]

Прототип Intel MIC — плата расширения Knights Ferry, основанная на процессоре Aubrey Isle. Анонсирован 31 мая 2010 года. Заявлено, что продукт является продолжением работ по проектам Larrabee, Single-chip Cloud Computer и другим исследовательским проектам.[11]

Карта с интерфейсом PCIe имеет 32 ядра, in-order, с частотами до 1,2 ГГц, исполняющих 4 потока на каждом ядре. На карте установлено 2 ГБ памяти GDDR5,[12]. Микропроцессор имеет 8 МБ когерентного кеша L2 (256 кБ на ядро; L1 — 32 кБ на ядро).[13] Максимальная потребляемая мощность около 300 Вт,[12] использует 45 нм техпроцесс.[14] В чипе Aubrey Isle используется кольцевая шина шириной в 1024 разряда (по 512 бит в каждом направлении), соединяющая процессоры и оперативную память.[15] Одна плата имеет производительность более 750 ГигаFLOPS[14] (в прототипе реализована только работа с 32-разрядными плавающими[16], за такт каждое ядро выполняет до 16-ти операций[13]).

Прототипы использовались в CERN, Korea Institute of Science and Technology Information (KISTI) и Leibniz Supercomputing Centre. Среди производителей аппаратного обеспечения для прототипов были названы IBM, SGI, HP, Dell.[17]

Knights Corner[править | править вики-текст]

Второе поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Corner.[10]

Ожидается, что линия продуктов Knights Corner будет выполнена с использованием 22 нм техпроцесса, с применением трехзатворных транзисторов (Intel Tri-gate). Ожидается что микросхема будет содержать более 50 ядер, и что на её базе будут созданы коммерчески доступные продукты.[11][14]

В июне 2011 года SGI объявила о партнерстве с Intel в целях использования продуктов с архитектурой MIC в своих решениях для высокопроизводительных вычислений (HPC).[18] В сентябре 2011 года Texas Advanced Computing Center (TACC) объявил об использовании карт Knights Corner в проектируемом суперкомпьюетере «Stampede» с планируемой производительностью в 8 петаFLOPS.[19] Согласно публикации «Stampede: A Comprehensive Petascale Computing Environment» чипы MIC второго поколения (Knights Landing) будут добавлены в суперкомпьютер позже и увеличат пиковую производительность до 15 петаFLOPS.[20]

15 ноября 2011 года Intel продемонстрировала ранние инженерные образцы процессора Knights Corner.[21][22]

5 июня 2012 года Intel опубликовала исходный код ПО MPSS (Linux, GCC, GDB) и документацию на Knights Corner.[23]

В июне 2012 года Cray анонсировал, что будет использовать 22нм 'Knight’s Corner' (под брендом 'Xeon Phi') в качестве сопроцессоров в высокопроизводительных системах 'Cascade'.[24][25]

На конференции ISC в июне 2012 микропроцессор Knight Corner был переименован в Xeon Phi.[26][27]

Knights Landing[править | править вики-текст]

Третье поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Landing.[10][20]

Эти процессоры изготавливаются с использованием 14-нанометрового техпроцесса Intel, с применением технологии трехзатворных транзисторов («3-D tri-gate») второго поколения. Продукты этого поколения могут использоваться как в качестве сопроцессора на базе PCIe карт расширения, так и в качестве центрального процессора (CPU), которые устанавливаются непосредственно в сокет материнских плат. В виде центрального процессора сочетают в себе весь функционал классического основного процессора и одновременно функционал специализированных сопроцессоров. Это избавит от сложностей программирования передачи данных по PCIe, а также значительно увеличит вычислительную плотность и производительность на ватт в данном классе процессоров. Во всех типах процессоров этого поколения значительно увеличится пропускная способность памяти путем внедрения комплексной многоуровневой интегрированной памяти. Это устранит «узкие места» предыдущего поколения, увеличит производительность для высокопроизводительных вычислений, и позволит в полной мере использовать имеющиеся вычислительные мощности.[28]

В 2013 году были представлены некоторые подробности про 72-ядерную систему Knights Landing с ядрами на базе модифицированной микроархитектуры Atom с добавлением AVX-512.[29]

Knights Hill[править | править вики-текст]

Четвёртое поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Hill.[10]

Дальнейшее развитие[править | править вики-текст]

Дальнейшее развитие архитектуры процессоров предполагает интеграцию Intel MIC и видео ядер в центральный процессор. Это должно произойти в процессорах под кодовым названием Skylake, которые появятся вслед за Broadwell.[10]

Xeon Phi[править | править вики-текст]

18 июня 2012 года Intel заявил что будет использовать бренд «Xeon Phi» для всей линейки продуктов, созданных на базе Intel MIC.[30][31][32][33][34]

В сентябре 2012 было объявлено о создании суперкомпьютера Stampede с использованием более 6400 процессоров Xeon Phi в Texas Advanced Computing Center.[35] Планируется, что Stampede будет иметь производительность около 10 петафлопс.[35][36]

В ноябре 2012 года Intel анонсировала два семейства сопроцессоров Xeon Phi: Xeon Phi 3100 и Xeon Phi 5110P.[37][38][39] Процессоры Xeon Phi 3100 имеют производительность более 1 терафлопса (при работе с числами двойной точности), пропускную способность памяти в 240 ГБ/с и тепловыделение не выше 300 Вт.[37][38][39] Семейство Xeon Phi 5110P сможет исполнять до 1.01 терафлопс (двойной точности), работать с памятью со скоростью в 320 ГБ/с и выделять не более 225 Вт.[37][38][39] Производиться Xeon Phi будет по технологии 22 нм.[37][38][39] Цена Xeon Phi 3100 составит менее 2000 долларов США, а Xeon Phi 5110P будет стоить 2649 долларов.[37][38][39][40]

Характеристики[править | править вики-текст]

В основе архитектуры Intel MIC лежит классическая архитектура x86,[14] на ускорителе исполняется ОС Linux[41]. Для программирования MIC предполагается использовать OpenMP, OpenCL,[42] Intel Cilk Plus, специализированные компиляторы Intel Fortran, Intel C++. Также предоставляются математические библиотеки.[43]

От Larrabee унаследована набор команд x86, 512-битные векторные АЛУ (до 16 операций над float или до 8 операций над double в инструкции), когерентный L2 кеш размером 512 КБ на ядро[44], и сверхширокая кольцевая шина для связи ядер и контроллера памяти.

Описание набора команд Intel MIC опубликовано по адресу [1] на сайте Интел.

Продажи начались в январе 2013 года.[45]

См. также[править | править вики-текст]

Примечания[править | править вики-текст]

  1. Анонсирован выпуск сопроцессоров Intel Xeon Phi.
  2. Charlie Demerjian (3 July 2006), «New from Intel: It's Mini-Cores!», The Inquirer, <http://www.theinquirer.net/inquirer/news/1029138/new-from-intel-its-mini-cores> 
  3. Источники:
  4. Ryan Smith (25 May 2010), «Intel Kills Larrabee GPU, Will Not Bring a Discrete Graphics Product to Market\», AnandTech, <http://www.anandtech.com/show/3738/intel-kills-larrabee-gpu-will-not-bring-a-discrete-graphics-product-to-market> 
  5. Tony Bradley (3 December 2009), «Intel 48-Core "Single-Chip Cloud Computer" Improves Power Efficiency», PCWorld, <http://www.pcworld.com/businesscenter/article/183653/intel_48core_singlechip_cloud_computer_improves_power_efficiency.html> 
  6. «Intel Research : Single-Chip Cloud Computer», Intel, <http://techresearch.intel.com/ProjectDetails.aspx?Id=1> 
  7. Ben Ames (11 February 2007), «Intel Tests Chip Design With 80-Core Processor», IDG News, <http://www.pcworld.com/article/128924/intel_tests_chip_design_with_80core_processor.html> 
  8. «Intel’s Teraflops Research Chip», Intel, <http://download.intel.com/pressroom/kits/Teraflops/Teraflops_Research_Chip_Overview.pdf> 
  9. Anton Shilov (12 February 2007), «Intel Details 80-Core Teraflops Research Chip», Xbit laboratories, <http://www.xbitlabs.com/news/cpu/display/20070212224710.html> 
  10. 1 2 3 4 5 Charlie Demerjian. What comes after Knights Landing? From Larrabee to Sky Lake, just like we said. SemiAccurate (12 июня 2012). Архивировано из первоисточника 28 июня 2013.
  11. 1 2 Источники:
  12. 1 2 Mike Giles (24 June 2010), «Runners and riders in GPU steeplechase», сс. 8–10, <http://people.maths.ox.ac.uk/gilesm/talks/nag_tpc10.pdf> 
  13. 1 2 «Fast Sort on CPUs, GPUs and Intel MIC Architectures», Intel, <http://techresearch.intel.com/spaw2/uploads/files/FASTsort_CPUsGPUs_IntelMICarchitectures.pdf> 
  14. 1 2 3 4 Gareth Halfacree (20 June 2011), «Intel pushes for HPC space with Knights Corner», Net Communities Limited, UK, <http://www.thinq.co.uk/2011/6/20/intel-pushes-hpc-space-knights-corner/> 
  15. «Intel Many Integrated Core Arhcitecture», Intel, December 2010, <http://www.many-core.group.cam.ac.uk/ukgpucc2/talks/Elgar.pdf> 
  16. Rick Merritt (20 June 2011), «OEMs show systems with Intel MIC chips», EE Times, <http://www.eetimes.com/electronics-news/4217092/OEMs-show-systems-with-Intel-MIC-chips> 
  17. Tom R. Halfhill (18 July 2011), «Intel Shows MIC Progress», The Linley Group, <http://www.linleygroup.com/newsletters/newsletter_detail.php?num=4729> 
  18. Andrea Petrou (20 Jun 2011), «SGI wants Intel for super supercomputer», <http://news.techeye.net/hardware/sgi-wants-intel-for-super-supercomputer> 
  19. «"Stampede's" Comprehensive Capabilities to Bolster U.S. Open Science Computational Resources», Texas Advanced Computing Center, 22 September 2011, <http://www.tacc.utexas.edu/news/press-releases/2011/stampede> 
  20. 1 2 Stampede: A Comprehensive Petascale Computing Environment. IEEE Cluster 2011 Special Topic. Проверено 16 ноября 2011. Архивировано из первоисточника 26 сентября 2012.
  21. Marcus Yam (16 2011), «Intel's Knights Corner: 50+ Core 22nm Co-processor», Tom's Hardware, <http://www.tomshardware.com/news/intel-knights-corner-mic-co-processor,14002.html>. Проверено 16 ноября 2011. 
  22. Sylvie Barak (16 Nov 2011), «Intel unveils 1 TFLOP/s Knights Corner», EE Times, <http://www.eetimes.com/electronics-news/4230654/Intel-unveils-1-TFLOP-s-Knight-s-Corner>. Проверено 16 ноября 2011. 
  23. James Reinders (5 June 2012), «Knights Corner: Open source software stack», Intel, <http://software.intel.com/en-us/blogs/2012/06/05/knights-corner-open-source-software-stack> 
  24. Merritt, Rick (8 Jun 2012), «Cray will use Intel MIC, branded Xeon Phi», <http://www.eetimes.com/electronics-news/4375500/Cray-will-use-Intel-MIC--branded-Xeon-Phi> 
  25. Latif, Lawrence (19 Jun 2012), «Cray to support Intel's Xeon Phi in Cascade clusters», <http://www.theinquirer.net/inquirer/news/2184891/cray-support-intels-xeon-phi-cascade-clusters> 
  26. Prickett Morgan, Timothy (18 Jun 2012), «Intel slaps Xeon Phi brand on MIC coprocessors», <http://www.theregister.co.uk/2012/06/18/intel_mic_xeon_phi_cray/> 
  27. Intel Corporation (18 Jun 2012), «Latest Intel(R) Xeon(R) Processors E5 Product Family Achieves Fastest Adoption of New Technology on Top500 List», <http://www.marketwatch.com/story/latest-intelr-xeonr-processors-e5-product-family-achieves-fastest-adoption-of-new-technology-on-top500-list-2012-06-18> 
  28. IntelPR. Intel Powers the World's Fastest Supercomputer, Reveals New and Future High Performance Computing Technologies. Intel Newsroom (17 June 2013).
  29. Intel unveils 72-core x86 Knights Landing CPU for exascale supercomputing | ExtremeTech.
  30. Radek. Chip Shot: Intel Names the Technology to Revolutionize the Future of HPC - Intel® Xeon® Phi™ Product Family, Intel (18 июня 2012). Проверено 12 декабря 2012.
  31. Raj Hazra. Intel® Xeon® Phi™ coprocessors accelerate the pace of discovery and innovation, Intel (18 июня 2012). Проверено 12 декабря 2012.
  32. Rick Merritt. Cray will use Intel MIC, branded Xeon Phi, EETimes (18 июня 2012). Проверено 12 декабря 2012.
  33. Terrence O'Brien. Intel christens its 'Many Integrated Core' products Xeon Phi, eyes exascale milestone, Engadget (18 июня 2012). Проверено 12 декабря 2012.
  34. Jeffrey Burt. Intel Wraps Xeon Phi Branding Around MIC Coprocessors, EWeek (18 июня 2012). Проверено 12 декабря 2012.
  35. 1 2 Johan De Gelas. Intel's Xeon Phi in 10 Petaflops supercomputer, AnandTech (11 сентября 2012). Проверено 12 декабря 2012.
  36. New Book Offers Insight into Coding for Intel Xeon Phi // InsideHPC, 29.03.2013: «…the Stampede supercomputer at the Texas Advanced Computing Center in Austin. Stampede is currently ranked number seven on TOP500, with over 6400 Intel Xeon Phi coprocessors.»
  37. 1 2 3 4 5 IntelPR. Intel Delivers New Architecture for Discovery with Intel® Xeon Phi™ Coprocessors, Intel (12 ноября 2012). Проверено 12 декабря 2012.
  38. 1 2 3 4 5 Agam Shah. Intel ships 60-core Xeon Phi processor, Computerworld (12 ноября 2012). Проверено 12 декабря 2012.
  39. 1 2 3 4 5 Johan De Gelas. The Xeon Phi at work at TACC, AnandTech (14 ноября 2012). Проверено 12 декабря 2012.
  40. Intel Xeon Phi: карты Intel в суперкомпьютере TACC, THG (4 декабря 2012). Проверено 13 декабря 2013.
  41. Nikhil Rao. Intel® MIC x100 Coprocessor Driver - on the Frontiers of Linux & HPC (англ.). LinuxCon 2013. Проверено 25 декабря 2013.
  42. Rick Merritt (20 June 2011), «OEMs show systems with Intel MIC chips», EE Times, <http://www.eetimes.com/electronics-news/4217092/OEMs-show-systems-with-Intel-MIC-chips> 
  43. «News Fact Sheet: Intel Many Integrated Core (Intel MIC) Architecture ISC'11 Demos and Performance Description», Intel, 20 June 2011, <http://newsroom.intel.com/servlet/JiveServlet/download/2152-4-5220/ISC_Intel_MIC_factsheet.pdf> 
  44. Tesla vs. Xeon Phi vs. Radeon. A Compiler Writer’s Perspective // The Portland Group (PGI), CUG 2013 Proceedings
  45. Сопроцессоры Intel Xeon Phi представлены официально // IXBT
  46. Jon Stokes. Intel takes wraps off 50-core supercomputing processor plans. Ars Technica (20 June 2011). Архивировано из первоисточника 26 сентября 2012.

Ссылки[править | править вики-текст]