Multi-Project Wafer

Материал из Википедии — свободной энциклопедии
Перейти к: навигация, поиск

Multi-Project Wafer (MPW, иногда Multi-Project Chip, MPC, shuttle) — вариант микроэлектронного производства, когда на одной полупроводниковой пластине изготавливается одновременно несколько различных интегральных схем, разработанных разными командами. Полупроводниковое производство имеет высокую стоимость, особенно дорого обходится изготовление фотошаблонов. Поэтому возможность совместного использования фотошаблонов и пластин позволяет удешевить выпуск малых серий небольших устройств, разделив затраты между десятками заказчиков[1]. MPW может использоваться для прототипирования[2], подобные чипы заказывают как коммерческие разработчики, так и студенты или исследователи. В мире действует несколько производителей, предлагающих MPW, среди которых есть государственные и частные организации, например, MOSIS, CMP, Europractice.

Первым широко известным производителем MPW стал MOSIS (англ. Metal Oxide Silicon Implementation Service), основанный DARPA как инфраструктурный проект для исследования и разработки СБИС. MOSIS начал работу в 1981 году, после того как Lynn Conway организовала курс пo проектированию СБИС (VLSI System Design Course) в M.I.T. в 1978 году. За 1992—2002 года было изготовлено более 12 тысяч студенческих проектов[3]. В настоящий момент MOSIS выполняет в основном коммерческие заказы, однако продолжает работать и с университетами.

При разработке топологий СБИС для MOSIS использовались либо открытые (непроприетарные) DRC, либо проприетарные правила от производителя. Различные топологии организовывались в лоты и изготавливались на фабриках. Готовые чипы поставлялись заказчикам либо в корпусированном либо в некорпусированном виде.

Многие полупроводниковые фабрики предлагают изготовление чипов на MPW. Кроме того, любая компания может заказать производство на одной пластине нескольких собственных интегральных схем. Например, большую часть пластины можно отвести под изготовление массовых микросхем, а на малой части пластины заказать изготовление прототипов схем следующего поколения.

Недостатком MPW является небольшое количество получаемых чипов, высокая стоимость получения дополнительных чипов с уже готового набора фотошаблонов, неполное использование площади пластины (в частности из-за сильных ограничений на расположение линий резки чипов[4][5]).

Часто по MPW предлагаются устаревшие техпроцессы.

Примечания[править | править вики-текст]

  1. Yield-driven multi-project reticle design and wafer dicing // Proc. SPIE 5992, 25th Annual BACUS Symposium on Photomask Technology, 599249 (November 08, 2005); doi:10.1117/12.632036 : «Multiple project wafers (MPW), or „shuttle“ runs, provide an attractive solution for such low volume designs, by providing a mechanism to share the cost of mask tooling among up to tens of designs.»
  2. Chip design, open source, and DIY: Part 3, batch fabrication of chips // Geoffrey L. Barrows, September 12, 2011
  3. Pina, C.A. (MOSIS Service, Univ. of Southern California, CA, USA) Evolution of the MOSIS VLSI educational program // The First IEEE International Workshop on Electronic Design, Test and Applications, 2002. Proceedings.. — 2002. — DOI:10.1109/DELTA.2002.994612
  4. Design Space Exploration for Minimizing Multi-Project Wafer Production Cost: "However, with side-to-side dicing constraints (a dicing line starts from one side of a wafer and must stop at the other side of the wafer), we can not obtain the above number of bare dice because chips 6 and 7 will be destroyed and chip 1 will be discarded when dicing lines h2, h3, v1, and v2 are used to obtain chip 8. "
  5. http://ns1.sliponline.org/Publications/Conferences/173/c173.pdf

Литература[править | править вики-текст]