ARM Cortex-A12

Материал из Википедии — свободной энциклопедии
Перейти к: навигация, поиск
ARM Cortex-A12
Центральный процессор
Разработчик: ARM Holdings
Наборы инструкций: ARMv7
Число ядер: 1–4
L1-кэш: 32-64 KiB I, 32 KiB D
L2-кэш: 256 KiB–8 MiB (настраивается при проектировании СнК)

ARM Cortex-A12 - лицензируемое ядро 32-битного процессора, может использоваться в многоядерных конфигурациях до 4 ядер с поддержкой кэш-когерентности. Ядро реализует набор инструкций ARM v7[1]. Впервые было представлено летом 2013 года,[2] позиционируется для среднего сегмента.

Обзор[править | править вики-текст]

ARM заверяет, что ядро Cortex-A12 имеет типичную производительность на 40% больше чем у ядра Cortex-A9.[3]

По сравнению с Cortex-A9, в этом ядре появляется поддержка аппаратной виртуализации и 40-битной адресации Large Physical Address Extensions (LPAE). Ядро может использоваться по схеме big.LITTLE совместно с энергоэффективными ядрами Cortex-A7.[4]

Основные возможности ядра Cortex-A12:[5]

  • внеочередное спекулятивное суперскалярное исполнение инструкций, эффективность по синтетическому тесту Dhrystone достигает 3.00 DMIPS/МГц/ядро.
  • Векторные инструкции NEON.
  • VFPv4 для обработки чисел с плавающей запятой.
  • Кодировка команд Thumb-2 для уменьшения объема машинных кодов.
  • Расширения безопасного исполнения TrustZone
  • Встроенный контроллер кеша L2 (размер задается производителем СнК, 0-8 МБ).
  • Возможны многоядерные конфигурации.
  • Адресация до 40-бит (1 ТБ ОЗУ) - Large Physical Address Extensions (LPAE).
  • Аппаратная виртуализация.

См. также[править | править вики-текст]

Примечания[править | править вики-текст]

Ссылки[править | править вики-текст]

ARM Holdings