VHDL

Материал из Википедии — свободной энциклопедии

VHDL (англ. Very high speed integrated circuits Hardware Description Language) — язык описания аппаратуры высокоскоростных интегральных схем. Язык проектирования VHDL является базовым языком при разработке аппаратуры современных вычислительных систем.

Был разработан в 1983 г. по заказу Министерства обороны США с целью формального описания логических схем для всех этапов разработки электронных систем, начиная модулями микросхем и кончая крупными вычислительными системами.

Первоначально язык предназначался для моделирования, но позднее из него было выделено синтезируемое подмножество. Написание алгоритмической модели на синтезируемом подмножестве гарантирует автоматический синтез по этой модели алгоритмической схемы.

Стандартами 1987, 1991, 1993, 1996, 1997, 1999, 2000 и 2002 гг. закреплены многие его усовершенствования.

[править] Стандарты

IEEE Std 1076-2002 IEEE Standard VHDL Language Reference Manual

Sponsor: Design Automation Standards Committee of the IEEE Computer Society, Approved: 26 July 2002, American National Standards Institute, Approved: 21 March 2002, IEEE-SA Standards Board