Дешифратор

Материал из Википедии — свободной энциклопедии
Перейти к: навигация, поиск
Символическое изображение абстрактного дешифратора.

Дешифра́тор (декодер) (англ. decoder) — комбинационная схема, преобразующая n-разрядный двоичный, троичный или k‑ичный код в \ k^n‑ичный одноединичный код, где \ k — основание системы счисления. Логический сигнал активен на том выходе, порядковый номер которого соответствует двоичному, троичному или k‑ичному коду.

Дешифраторы являются устройствами, выполняющими двоичные, троичные или k‑ичные логические функции (операции).

Логические функции двоичного дешифратора[править | править вики-текст]

Двоичный дешифратор работает по следующему принципу.

Пусть дешифратор имеет N входов. На входы подаётся двоичное слово x_{N-1} x_{N-2} ... x_0. На выходах формируется код F_0 F_1 ..., разрядность которого меньше или равна 2^N. Активным становится разряд, номер которого равен численному представлению входного слова. Под активностью разряда понимается принятие им значения логической единицы, логического нуля или перевод в высокоимпедансное состояние — отключение; конкретное значение зависит от используемой реализации дешифратора. Остальные разряды остаются неактивными. Максимально возможная разрядность выходного слова равна 2^N.

Дешифратор называется полным, если число выходов равно максимально возможной разрядности выходного слова (2^N). Дешифратор называется неполным, если часть входных разрядов не используется (то есть число выходов меньше 2^N).

Функционирование одноединичного дешифратора, активные выходные сигналы которого принимают значение логической единицы, описывается системой конъюнкций:

F_0 \ = \bar x_{N-1} \bar x_{N-2} ... \bar x_1 \bar x_0

F_1 \ = \bar x_{N-1} \bar x_{N-2} ... \bar x_1      x_0

F_2 \  = \bar x_{N-1} \bar x_{N-2} ...      x_1 \bar x_0

F_{{2^N}-2} = x_{N-1} x_{N-2} ...    x_1 \bar x_0

F_{{2^N}-1} =      x_{N-1}      x_{N-2} ...      x_1 x_0

Часто дешифраторы дополняются входом E (от англ. enable) — «входом разрешения работы» (включения). Если на этот вход поступает активный логический сигнал (единица или ноль), то один из выходов дешифратора переходит в активное состояние, иначе все выходы неактивны вне зависимости от состояния входов.

Функционирование одноединичного дешифратора с дополнительным входом E описывается системой конъюнкций:

F_0 \ = \bar x_{N-1} \bar x_{N-2} ... \bar x_1 \bar x_0 E

F_1 \ = \bar x_{N-1} \bar x_{N-2} ... \bar x_1      x_0 E

F_2 \  = \bar x_{N-1} \bar x_{N-2} ...      x_1 \bar x_0 E

F_{{2^N}-2} = x_{N-1} x_{N-2} ...    x_1 \bar x_0 E

F_{{2^N}-1} =      x_{N-1}      x_{N-2} ...      x_1 x_0 E

Обычно микросхемы дешифраторов выполняют с инверсными выходами (то есть активный выбранный разряд принимает значение логического нуля).

Двоичное слово на входе дешифратора часто называют адресом.

Одноединичные дешифраторы[править | править вики-текст]

Бинарный двоичный одноединичный дешифратор[править | править вики-текст]

Таблица истинности двухвходового двоичного дешифратора с 4-мя выходами (2^2=4) приведена в таблице:

x0 1 0 1 0
x1 1 1 0 0 Активный выход Условный номер функции
F0 0 0 0 1 F0 F2,1
F1 0 0 1 0 F1 F2,2
F2 0 1 0 0 F2 F2,4
F3 1 0 0 0 F3 F2,8

Трёхвходовый двоичный одноединичный дешифратор[править | править вики-текст]

В таблице показаны схема полного трёхвходового двоичного дешифратора, реализованного на логических элементах "И" (AND) и его таблица истинности.

Дешифратор с тремя входами адреса и входом разрешения на 8 выходов (23)
Логическая схема Адрес Разрешение Состояние выходов
A2 A1 A0 E D7 D6 D5 D4 D3 D2 D1 D0
Schema
0 0 0 0 x x x x x x x x
0 0 0 1 0 0 0 0 0 0 0 1
0 0 1 0 x x x x x x x x
0 0 1 1 0 0 0 0 0 0 1 0
0 1 0 0 x x x x x x x x
0 1 0 1 0 0 0 0 0 1 0 0
0 1 1 0 x x x x x x x x
0 1 1 1 0 0 0 0 1 0 0 0
1 0 0 0 x x x x x x x x
1 0 0 1 0 0 0 1 0 0 0 0
1 0 1 0 x x x x x x x x
1 0 1 1 0 0 1 0 0 0 0 0
1 1 0 0 x x x x x x x x
1 1 0 1 0 1 0 0 0 0 0 0
1 1 1 0 x x x x x x x x
1 1 1 1 1 0 0 0 0 0 0 0
Дешифратор, реализованный
на логических элементах "И" (AND).
Активное состояние выходов - лог. 1,
неактивное - лог. 0
х - неактивное состояние всех выходов, для приведённой
слева схемы - лог. 0.

Наращивание разрядности дешифраторов[править | править вики-текст]

Из логических микросхем, являющихся дешифраторами со входами разрешения можно строить дешифраторы на большее число входов и выходов. Например, из двух полных трёхвходовых дешифраторов можно построить полный дешифратор на 4 входа и 16 выходов. При этом 3 младших бита входного слова подаются на оба дешифратора, а на вход разрешения одного из них (старшего) 4-й бит слова, на вход разрешения второго дешифратора (младшего) логически инвертированный (NOT) 4-й бит слова.

Обратное преобразование кодов[править | править вики-текст]

Обратное преобразование осуществляет шифратор.

См. также[править | править вики-текст]

Шифратор (электроника)

Литература[править | править вики-текст]

  • Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2002. — 46 с. — ISBN 5-8206-0100-9
  • Шило В. Л. Популярные микросхемы ТТЛ. М., Аргус, 1993, ISBN 5-85549-004-1