Hybrid Memory Cube

Материал из Википедии — свободной энциклопедии
Это старая версия этой страницы, сохранённая InternetArchiveBot (обсуждение | вклад) в 20:55, 2 ноября 2019 (Спасено источников — 1, отмечено мёртвыми — 0. Сообщить об ошибке. См. FAQ.) #IABot (v2.0). Она может серьёзно отличаться от текущей версии.
Перейти к навигации Перейти к поиску
Отпатрулированная версия этой страницы, проверенная 2 ноября 2019, была основана на этой версии.

Hybrid Memory Cube (HMC) — перспективный тип компьютерной оперативной памяти, разработанный в начале 2010-х годов консорциумом компаний в составе: Samsung, Micron Technology, ARM, Hewlett-Packard, Microsoft, Altera, Xilinx[1].

HMC использует трёхмерную микросборку из нескольких (от 4 до 8) чипов DRAM-памяти[2], выполненную при помощи технологии сквозных межкремниевых соединений (англ. through-silicon vias) и микроконтактных выводов microbump. По сравнению с классическими чипами DRAM (SDRAM), используется больше банков памяти. Контроллер памяти интегрирован в микросборку в качестве отдельного логического кристалла[3]. HMC использует стандартные ячейки памяти, но её интерфейс несовместим с реализациями DDR2 или DDR3[4].

Технология получила награду в номинации «за лучшую новую технологию» от аналитиков The Linley Group в 2011 году[5][6].

Первая версия спецификации HMC 1.0 была опубликована в апреле 2013 года[7][8]. В соответствии с ней HMC использует каналы из 8 или 16 полнодуплексных дифференциальных последовательных линий, каждая линия работает со скоростью в 10, 12,5 либо 15 Гбит/с[9]. Микросборка HMC называется «куб» (cube); несколько кубов могут соединяться друг с другом, образуя сеть размером до 8 кубов. Некоторые каналы используются в такой сети для прямой связи между кубами.[10] Типичный куб с 4 каналами представляет собой микросборку размером 31×31×3,8 мм и имеет 896 выводов BGA[11].

Канал из 16 линий, работающих на 10 Гбит/с, имеет пропускную способность в 40 ГБ/с (20 ГБ/с на приём и 20 ГБ/с на передачу); планируются кубы с 4 или 8 такими каналами. Эффективность использования пропускной способности составляет 33—50 % для пакетов размером 32 байта и 45—85 % для пакетов в 128 байт[2].

Как сообщалось на конференции HotChips 23 в 2011 году, первое поколение демонстрационных кубов HMC, собранное из 4 кристаллов DRAM памяти (50 нм) и одного 90-нм кристалла логики, имело объём 512 МБ и размер 27×27 мм. Для питания использовалось напряжение 1,2 В, энергопотребление составило 11 Вт[2].

Altera объявила о совместимости с HMC своих программируемых микросхем 10-го поколения (Arria 10, Stratix 10). Возможно использование до 16 трансиверов на линк[12]. Первым процессором, использующим HMC-память, стал объявленный в 2014 году Fujitsu Sparc64 XIfx (использовался в суперкомпьютерах PRIMEHPC FX100)[13][14][15].

В ноябре 2014 года была представлена вторая версия спецификации HMC[16][17], позже она была обновлена до версии 2.1. Во второй версии HMC вдвое увеличена плотность и пропускная способность, предложены способы создания чипов из 8 кристаллов DRAM памяти и одного кристалла логики с применением 3DI и TSV; скорости линков — 12,5, 15, 25, 28 и 30 Гбит/с; ширина линка — 4, 8 или 16 пар, 2 или 4 линка на микросборку; изменён логический протокол, расширена поддержка атомарных операций[18].

Третья версия стандарта ожидалась в 2016 году[19].

См. также

Примечания

  1. ↑ Microsoft backs Hybrid Memory Cube tech // by Gareth Halfacree, bit-tech, 9th May 2012
  2. ↑ 1 2 3 Hybrid Memory Cube (HMC), J. Thomas Pawlowski (Micron) // HotChips 23, august 2011
  3. ↑ Micron Reinvents DRAM Memory // Linley group, Jag Bolaria, September 12, 2011
  4. ↑ Memory for Exascale and … Micron’s new memory component is called HMC: Hybrid Memory Cube Архивировано 17 апреля 2012 года. by Dave Resnick (Sandia National Laboratories) // 2011 Workshop on Architectures I: Exascale and Beyond, 8 July 2011
  5. ↑ Micron’s Hybrid Memory Cubes win tech award // by Gareth Halfacree, bit-tech, 27th January 2012
  6. ↑ Best Processor Technology of 2011 // The Linley Group, Tom Halfhill, Jan 23, 2012
  7. ↑ Hybrid Memory Cube receives its finished spec, promises up to 320GB per second By Jon Fingas // Engadget, Apr 3rd, 2013
  8. ↑ Консорциум Hybrid Memory Cube опубликовал первую спецификацию одноименной памяти Архивировано 28 декабря 2017 года. // IXBT, 4.04.2013
  9. ↑ HMC 1.0 Specification, Chapter «1 HMC Architecture»
  10. ↑ HMC 1.0 Specification, Chapter «5 Chaining»
  11. ↑ HMC 1.0 Specification, Chapter «19 Packages for HMC-15G-SR Devices»
  12. ↑ Maxfield, Max Altera's FPGAs Meet Micron's Hybrid Memory Cubes. EETimes (4 сентября 2013). Дата обращения: 18 ноября 2013.
  13. ↑ http://www.hotchips.org/wp-content/uploads/hc_archives/hc26/HC26-11-day1-epub/HC26.11-1-High-Performance-epub/HC26.11.121-SPARC64XIfx-Yoshida-Fujitsu-rev2.pdf#page=3
  14. ↑ Halfhill, Tom R. . «Sparc64 XIfx Uses Memory Cubes». Microprocessor Report (22 September 2014), анонс материала
  15. ↑ Sparc64 XIfx: Fujitsu’s Next-Generation Processor for High-Performance Computing / IEEE Micro, vol. 35, no. , pp. 6-14, Mar.-Apr. 2015, doi:10.1109/MM.2015.11  (платн.)
  16. ↑ Принята спецификация HMCC 2.0 Архивировано 28 декабря 2017 года. // ixbt, 20.11.2014
  17. ↑ Hybrid Memory Cube Consortium Advances Hybrid Memory Cube Performance and Industry Adoption With Release of New Specification. Дата обращения: 1 декабря 2014. Архивировано из оригинала 20 декабря 2014 года.
  18. ↑ Draft Specification Review Work Committee: Webinar Meeting Архивная копия от 1 августа 2016 на Wayback Machine / hybridmemorycube.org
  19. ↑ Micron Will Unveil the Hybrid Memory Cube 3.0 Specification in 2016

Ссылки

Источник — https://ru.wikipedia.org/w/index.php?title=Hybrid_Memory_Cube&oldid=103102518