SRAM (память)

Материал из Википедии — свободной энциклопедии

Перейти к: навигация, поиск

Статическая оперативная память с произвольным доступом (SRAM — Static Random Access Memory) — полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние сигнала без постоянной перезаписи, необходимой в динамической памяти (DRAM). Произвольный доступ (RAM — random access memory) — возможность выбирать для записи/чтения любой из битов (тритов) (чаще байтов (трайтов), зависит от особенностей конструкции), в отличие от памяти с последовательным доступом (SAM — sequental access memory).

Содержание

[править] Двоичная SRAM

Рис.1. Шеститранзисторная ячейка статической двоичной памяти (бит) SRAM.

Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии состоит из двух перекрёстно (кольцом) включенных инверторов и ключевых транзисторов для обеспечения доступа к ячейке (рис.1.). Часто для увеличения плотности упаковки элементов на кристалле в качестве нагрузки применяют поликремниевые резисторы. Недостатком такого решения является рост статического энергопотребления.

Линия WL (Word Line) управляет двумя транзисторами доступа. Линии BL и BL (Bit Line) - битовые линии, используются и для записи данных и для чтения данных.

Запись. При подаче "0" на линию BL или BL параллельно включенные транзисторные пары (M5 и M1) и (M6 и M3) образуют логические схемы 2ИЛИ, последующая подача "1" на линию WL открывает транзистор M5 или M6, что приводит к соответствующему переключению триггера.

Чтение. При подаче "1" на линию WL открываются транзисторы M5 и M6, уровни записанные в триггере выставляются на линии BL и BL и попадают на схемы чтения.

Восьмитранзисторная ячейка двоичной SRAM описана в [1].

[править] Троичная SRAM

Проект троичной SRAM на трёхбитных однозначных троичных триггерах описан в [2].

Один логический элемент 2ИЛИ-НЕ состоит из двух двухзатворных транзисторов, три - из шести, плюс три транзистора доступа, всего - девять транзисторов на один трёхбитный трит.

[править] Преимущества

  • Быстрый доступ. SRAM — это действительно память произвольного доступа, доступ к любой ячейке памяти в любой момент занимает одно и то же время.
  • Простая схемотехника — SRAM не требуются сложные контроллеры.
  • Возможны очень низкие частоты синхронизации, вплоть до полной остановки синхроимпульсов.

[править] Недостатки

  • Высокое энергопотребление.
  • Невысокая плотность записи (шесть элементов на бит[3], вместо двух у DRAM).
  • Вследствие чего — дороговизна килобайта памяти.

Тем не менее, высокое энергопотребление не является принципиальной особенностью SRAM, оно обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора. Энергия потребляется только в момент изменения информации в ячейке SRAM.

[править] Применение

SRAM применяется в микроконтроллерах и ПЛИС, в которых объём ОЗУ невелик (единицы килобайт), зато нужны низкое энергопотребление (за счёт отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта время работы подпрограмм и отладка прямо на устройстве.

В устройствах с большим объёмом ОЗУ рабочая память выполняется как DRAM. SRAM’ом же делают регистры и кэш-память.

[править] Примечания

  1. ↑ http://www.citforum.ru/book/optimize/sdram.shtml Принципы функционирования SRAM. Крис Касперски
  2. ↑ http://trinary.ru/discussions/58 Ячейка троичной двухуровневой трёхразрядной сверхоперативной памяти (троичная SRAM)
  3. ↑ В более совершенных конструкциях — целых восемь. Компания MoSys продаёт DRAM со встроенным контроллером под маркой 1T-SRAM, но это, естественно, не делает её SRAM’ом.

[править] См. также

[править] Ссылки



Компьютер Это незавершённая статья о компьютерах. Вы можете помочь проекту, исправив и дополнив её.
Источник — «http://ru.wikipedia.org/wiki/SRAM_(%D0%BF%D0%B0%D0%BC%D1%8F%D1%82%D1%8C)»