Active-HDL

Материал из Википедии — свободной энциклопедии
Перейти к навигации Перейти к поиску
Active-HDL
Active HDL Logo.gif
Aldec Active HDL screenshot.png
Программа Active-HDL 8.2
Тип Проектирование FPGA
Разработчик Aldec
Операционная система Microsoft Windows
Языки интерфейса английский язык
Первый выпуск 1997
Последняя версия 8.3 (2010)
Лицензия Коммерческое приложение
Сайт aldec.com/activehdl/

Active-HDL — среда разработки, моделирования и верификации проектов для программируемых логических интегральных схем, разработанная фирмой Aldec. Первая версия программы вышла в 1997 году[1] .

Программа позволяет вводить устройства с помощью языков описания аппаратуры, а также с помощью структурных схем. Изначально программа поддерживала только язык VHDL, но со временем добавилась поддержка языков Verilog и SystemC[2]. С помощью программы можно графически проектировать конечные автоматы[3], а также конвертировать HDL описание в графические структурные схемы и обратно.

Программа снабжена мощным ядром моделирования. Поддерживается совместная работа с программами MatLab и Simulink[4].

Примечания[править | править код]

  1. Aldec Company timeline
  2. FPGA World Aldec releases Active-HDL 6.3 with integrated SystemC (недоступная ссылка)
  3. Aldec.com State Machine Editor Overview Архивировано 14 июня 2010 года.
  4. EMA Design Solutions Aldec Active HDL Архивировано 6 января 2011 года.

Ссылки[править | править код]

Aldec Active HDL 8.2 User Manual (недоступная ссылка)